Gleichtaktarme dreiphasige PFC-Gleichrichterfamilie ermöglicht im lückfreien Hochsetzbetrieb mit nur zwei HF-Schaltern und Speicherdrosseln vereinfachte Leistungsarchitekturen durch Einsatz von GaN

• Antragsteller: Dr.-Ing. Frank Schafmeister
• Fachliche Zuordnung: Elektronische Halbleiter, Bauelemente und Schaltungen, Integrierte Systeme, Sensorik, Theoretische Elektrotechnik ; Elektrische Energiesysteme, Power Management, Leistungselektronik, elektrische Maschinen und Antriebe
• Förderung: Förderung seit 2021
• Projektkennung: Deutsche Forschungsgemeinschaft (DFG) - Projektnummer 462843442

Um elektronische oder elektronisch angesteuerte Lasten mit hohem Leistungsbedarf im kW-Bereich aus dem Wechselstromnetz zu versorgen, sind grundsätzlich dreiphasige Gleichrichter als erste Stufe erforderlich. Um die Ressourcen des öffentlichen Versorgungsnetzes zu schonen, werden netzseitige Blindleistungskomponenten seit Jahren durch den ausgeprägten Einsatz von netzfreundlichen Power Factor Correction- (PFC-) Gleichrichtern weitgehend vermieden. Diese sind aktiv geregelt und nutzen dazu abschaltbare Leistungstransistoren als interne Stellglieder. Dreiphasige PFC-Gleichrichter erzeugen nach heutigem Stand der Technik zumeist beträchtliche Gleichtakt-(CM-) Spannungen, deren Auswirkungen - leitungsgebundene Gleichtaktstörströme - nur durch entsprechende EMV-Filter eingedämmt werden können. Die Gleichtaktspannungen zeigen dabei deshalb ein enormes Störpotential, weil sie dominant hochfrequente (HF) Komponenten aufweisen, die direkt von der Schaltfrequenz der Leistungstransistoren herrühren. Ziel dieses Projekts ist die eingehende theoretische und praktische Analyse neuer dreiphasiger PFC-Gleichrichtertopologien, die sich deshalb durch einen niedrigen Gleichtaktstörpegel auszeichnen, weil sie HF-Gleichtaktspannungen von Grund auf vermeiden, d.h. erst gar nicht generieren. Damit sollte es grundsätzlich ermöglicht werden, das bekannte Potential von sehr hochfrequent schaltbaren GaN-HEMTs auch in dreiphasigen PFC-Anwendungen voll ausschöpfen zu können, d.h. die passiven Komponenten der PFC-Hauptstufe deutlich zu verkleinern und dabei gleichzeitig auch das Bauvolumen des EMV-Filter sehr gering zu halten (da wenige DM- und wenige CM-Störungen). In der Konsequenz sollte ein ultrakompaktes Gesamtdesign entstehen können. Das zugrundeliegende Konzept wird praktisch nur durch die Kombination von unidirektionalen GaN-HEMTs mit einem Satz von monolithisch bidirektionalen GaN-Schaltern ermöglicht. Während erstere dediziert zum hochfrequenten Schalten eingesetzt werden, werden letztere mit niedriger Frequenz (100 Hz) weich kommutiert. So können sie die minimierten Leitverluste der monolithischen Bauelemente ausnutzen, ohne dabei unter dem schwächeren HF-Schaltverhalten dieser neuen Schaltertechnologie zu leiden. Zum Projektabschluss sollen zwei Hardware-Demonstratoren vorgestellt werden, die exemplarisch für den Anwendungsbereich des On-Board-Ladens entwickelt werden: Ein potentialgebundener dreiphasiger PFC-Gleichrichter mit einem Wirkungsgrad von >98% und eine pontentialgetrennte Variante mit 97 % Wirkungsgrad. Beide Systeme zielen dabei auf eine Baugrößenreduktion von jeweils >30% gegenüber dem Stand der Technik.

• DFG-Verfahren: Schwerpunktprogramme
• Teilprojekt zu: SPP 2312: Energieeffiziente Leistungselektronik "GaNius"