Sicheres Teilen von FPGAs in der Cloud (SecFShare)

• Antragsteller: Professor Dr.-Ing. Thomas Eisenbarth; Professor Dr. Amir Moradi; Professor Mehdi B. Tahoori, Ph.D.
• Fachliche Zuordnung: Sicherheit und Verlässlichkeit, Betriebs-, Kommunikations- und verteilte Systeme
• Förderung: Förderung von 2021 bis 2024
• Projektkennung: Deutsche Forschungsgemeinschaft (DFG) - Projektnummer 456967092

FPGAs werden aktuell immer beliebter als flexibel programmierbare Rechenbeschleuniger in Cloud-Servern für Anwendungen wie Künstlichen Intelligenz (KI), Big-Data-Analyse oder Online-Suche. Um einfachen und effizienten Austausch von großen Datenmengen für diese neuen Anwendungen und Nutzungsmechanismen in der Cloud zu ermöglichen, integrieren Hersteller FPGAs immer näher an die vorhandene Software- und CPU-Infrastruktur.Cloud-Betreiber bieten bereits FPGAs auf ihren geteilten Server-Plattformen zur Miete an. Diese enge Integration der FPGAs an die klassischen CPU-Systeme in der Cloud-Infrastruktur führt zu einem steigenden Anteil der gemeinsamen Plattformnutzung. Allerdings werden FPGAs aufgrund von Sicherheitsbedenken aktuell nicht geteilt. Geteilte FPGA-basierte Services und echte Mehrbenutzer-Nutzung für FPGAs – welche Standard bei Server-basierten Plattformen ist – sind höchst erstrebenswerte Funktionalitäten, da das gemeinsame Nutzen maximale Flexibilität, Performance und reduzierte Kosten bietet. Die Untersuchung von Technologien zum sicheren Teilen von FPGAs ist folglich essentiell für die immer näher an die CPU-Systeme angebundene FPGA-Technologie.Das Ziel dieses Projektes ist es neue Sicherheitsmechanismen zum sicheren Teilen von FPGAs in der Cloud bereitzustellen. Wir werden Sicherheitsprobleme und Gegenmaßnahmen für kombinierte CPU-FPGA-Plattformen untersuchen, deren CPUs als auch FPGAs von mehreren Prozessen und Nutzern geteilt werden. Wir planen eine umfangreiche Analyse der neuen kombinierten Architektur in Bezug auf neue Risiken die durch die enge Bindung von CPU und FPGA und deren geteilten Betrieb auf elektrischer, logischer und mikroarchitektureller Ebene entstehen. Um diese Sicherheitsbedrohungen auf elektrischer und logischer Ebene zu verhindern, werden wir neue Gegenmaßnahmen basierend auf einer Kombination von statischen Überprüfungen und dynamischer Erkennung und Absicherung untersuchen. Dieses Projekt wird eine transformative Wirkung auf die gesamte Community der rekonfigurierbaren Hardware und der sicheren Mikroarchitekturen haben und damit den Weg für flexibles und sicheres Teilen von kombinierten CPU-FPGA-Systemen in der Cloud bereiten. Als ein Team mit einander ergänzenden Fähigkeiten werden wir im aufstrebenden Bereich der Hardwaresicherheit Pionierarbeit zu einem kritischen Zeitpunkt der immer weiter voranschreitenden Verbreitung dieser Technologien leisten.

• DFG-Verfahren: Sachbeihilfen
• Internationaler Bezug: Österreich
• Kooperationspartner: Professor Dr. Daniel Gruss