PERICES-3: Providing Efficient Reliability in Critical Embedded Systems (Phase 3)

• Antragsteller: Professor Mehdi B. Tahoori, Ph.D.
• Fachliche Zuordnung: Rechnerarchitektur, eingebettete und massiv parallele Systeme ; Elektronische Halbleiter, Bauelemente und Schaltungen, Integrierte Systeme, Sensorik, Theoretische Elektrotechnik
• Förderung: Förderung von 2010 bis 2018
• Projektkennung: Deutsche Forschungsgemeinschaft (DFG) - Projektnummer 182021842

Verbesserungen bei den Chipherstellungstechnologien haben zu einem erstaunlichen Wachstum bei eingebetteten Systemen geführt, die in unser tägliches Leben integriert sind. Allerdings stehen diesem Trend ernsthafte Herausforderungen bevor, sowohl auf Geräte-, als auch auf Systemebene. Da die minimale Strukturgröße weiter schrumpft, wird eine Vielzahl von Schwachstellen (wie z.B. strahleninduzierte Soft Errors und gelegentlich auftretende Fehler von schwach Zellen und Prozessvariationen) die Robustheit, Zuverlässigkeit und Verfügbarkeit von eingebetteten und kritischen Systemen beeinflussen. Das traditionelle Entwurfsparadigma setzt voraus, dass kein Fehler während der Laufzeit des Designs auftritt. Klassische Fehlertoleranzverfahren, wie z.B. Vervielfältigung oder dreifache Redundanz (TripleModular Redundancy, TMR), die bei High-End Mainframes und sicherheitskritischen Anwendungen eingesetzt werden, sind sehr teuer und nur für sehr kleine Defektraten wirksam, weswegen sie nicht für eingebettete Systeme anwendbar sind. In diesem Projekt werden wir Techniken und Methoden entwickeln, um Robustheit, Zuverlässigkeit, Verfügbarkeit und Wiederherstellbarkeit von kritischen eingebetteten Systemen sowohl auf Hardware- also auch Softwareebenen auf eine sehr kostengünstige Weise sicherzustellen. Wir werden eine Reihe von Techniken und Tools für schnelle und genaue Zuverlässigkeitsmodellierung und -schätzung auf verschiedenen Abstraktionsebenen entwerfen. Wir schlagen gleichzeitige Fehlererkennungs- und Lokalisierungsmethoden (auf Hardware-Ebene) vor, um die Datenintegrität sicherzustellen. Wir werden zusätzlich neuartige Wiederherstellungsmechanismen entwickeln, die Fehler-Lokalisierung auf der Design-Ebene bereitstellen und dabei berücksichtigen, wie diese mit den Mikroarchitekturund Architekturebenen interagieren (Software-Ebene).

• DFG-Verfahren: Schwerpunktprogramme
• Teilprojekt zu: SPP 1500: Entwurf und Architekturen verlässlicher Eingebetteter Systeme