Schnelle Datenregeneratoren für die hochbitratige opto-elektronische Datenübertragung basierend auf Silizium-CMOS-Technologie

• Antragsteller: Professor Dr.-Ing. Andreas Thiede
• Fachliche Zuordnung: Elektronische Halbleiter, Bauelemente und Schaltungen, Integrierte Systeme, Sensorik, Theoretische Elektrotechnik
• Förderung: Förderung von 2002 bis 2005
• Projektkennung: Deutsche Forschungsgemeinschaft (DFG) - Projektnummer 5351888

Gegenstand des beantragten Projektes ist die Entwicklung von integrierten Schaltkreisen für die Datenregeneration in hochbitratigen opto-elektronischen Datenübertragungsstrecken. Konzepte zur Realisierung von Taktrückgewinnung und Datenentscheider für NRZ-Datenraten von 10 Gbit/s auf der Basis von Si-CMOS-Technologien sollen untersucht und anhand von Demonstratoren verifiziert werden. Sofern diese Konzepte Vorteile auch bei III/VTechnologien erwarten lassen, sollen darüber hinaus entsprechende Untersuchungen bei 40 Gbit/s NRZ- und gegebenenfalls RZ-Datenrate durchgeführt und ebenfalls durch Demonstratoren verifiziert werden. Die Realisierung der ASICs soll im Rahmen von direkten bilateralen Kontakten zu Halbleiterherstellem oder über Serviceangebote z.B. im Rahmen von CMP in Europa und MOSES in den USA erfolgen. Das beschriebene Vorhaben ist Teil eines gemeinsam mit Kollegen von der Universität Stuttgart und der Southeast University Nanjing, China, bei der DFG sowie mit dem NSFC beantragten Projektes, das die Entwicklung kompletter Chip-Sätze für Sender und Empfänger opto-elektronischer Datenübertragungsstrecken bei 10 Gbit/s und sowie von verbesserten Komponenten für 40 Gbit/s zum Ziel hat.

• DFG-Verfahren: Sachbeihilfen
• Internationaler Bezug: China
• Beteiligte Personen: Professor Dr.-Ing. Manfred Berroth; Professor Dr. Zhi-Gong Wang