Detailseite
Projekt
Verlustleistungsminimierung von anwendungsspezifischen Prozessoren
Antragsteller
Professor Dr.-Ing. Sven Simon
Fachliche Zuordnung
Elektronische Halbleiter, Bauelemente und Schaltungen, Integrierte Systeme, Sensorik, Theoretische Elektrotechnik
Förderung
Förderung von 2001 bis 2004
Projektkennung
Deutsche Forschungsgemeinschaft (DFG) - Projektnummer 5323222
Ziel des Projektes ist die Untersuchung und Ableitung geeigneter VLSI Architekturen zur Verlusteistungsreduzierung anwendungsspezifischer Prozessoren auf dem Gebiet der digitalen Signalverarbeitung (DSP). Mit den Ergebnissen der geplanten Arbeiten sollen Entwurfsregeln für verlustleistungsarme Prozessoren erarbeitet werden, so daß Architekturentscheidungen bezüglich Verlustleistungsminimierung schon früh in der Entwurfsphase ohne Simulation gefällt werden können. Dazu sollen neben verschiedenen Typen von Architekturtransformationen, auch verschiedene Ebenen des Entwurfs (Architektur, Software) berücksichtigt werden. Bezüglich der Architekturtransformationen sollen insbesondere solche untersucht werden, die erfolgreich für parallele Implementierungen der Signalverarbeitungsalgorithmen verwendet wurden, und bisher bei Prozessorarchitekturen nicht eingesetzt wurden. Beispielsweise wird bei der Architekturentwicklung Interleaving (zur Verarbeitung von Datenströmen mehrerer Kanäle) für effiziente Implementierungen bei parallelen Realisierungen jedoch bisher nicht bei Realisierungen auf Prozessoren verwendet, da dazu anwendungsspezifische Eigenschaften der Problemstellung genutzt werden müssen. Anwendungsspezifische Prozessoren stellen auch in diesem Zusammenhang ein noch weiter zu bearbeitendes Forschungsgebiet dar, das im Zusammenhang mit Verlustleistungsminimierung Gegenstand der geplanten Arbeiten sein soll.
DFG-Verfahren
Schwerpunktprogramme
