Automatische mehrstufige Synthese hochleistungsfähiger und extrem energiearmer Hardwareimplementierungen aus Datenflussbeschreibungen durch Integration emergenter FeFET-Technologie

• Antragsteller: Dr.-Ing. Joachim Falk; Professor Dr.-Ing. Jürgen Teich
• Fachliche Zuordnung: Rechnerarchitektur, eingebettete und massiv parallele Systeme ; Elektronische Halbleiter, Bauelemente und Schaltungen, Integrierte Systeme, Sensorik, Theoretische Elektrotechnik
• Förderung: Förderung seit 2023
• Projektkennung: Deutsche Forschungsgemeinschaft (DFG) - Projektnummer 530178246

Daten- und Signalverarbeitungsanwendungen mit hohen Durchsatzanforderungen lassen sich bevorzugt spezifizieren durch Datenflussnetzwerke, denn diese erlauben die Ausnutzung von Parallelismus global (auf der Ebene des Netzwerks kommunizierender Aktoren) als auch lokal innerhalb eines Aktors, beispielsweise durch Hardwarerealisierung. Es existieren zwar einige Systementwurfswerkzeuge, um Datenflussnetzwerke auf ein Multiprozessorsystem zu übersetzen oder alternativ ein Netz direkt in Hardware zu synthetisieren, um einen hohen Datendurchsatz zu erzielen. Eingebettete Systeme, speziell im Kontext von IoT, haben jedoch zusätzliche Anforderungen: Funktionale Sicherheit im Betrieb, insbesondere auch in Umgebungen mit Spannungsunterbrechungen sowie extrem niedrige Verlustleistungen. Diese Anforderungen erscheinen grundsätzlich gegensätzlich. Unser Forschungsprojekt HiLoDa (High performance, (ultra-Low) power Dataflow) Nets greift diese Diskrepanzen und Konflikte der Anforderungen auf durch a) Ausnutzung und Integration emergenter FeFET-Technologie für den Entwurf von Netzwerken, speziell durch Untersuchungen zu und Entwurf von persistierbaren FIFO-Speichern. Dies umfasst die b) Modellierung, Charakterisierung und den Entwurf von Schaltungen, die in einem gemischt flüchtig/nichtflüchtigem Betrieb arbeiten können. Durch Kombinieren des Konzepts von Datenfluss, das auf der selbsttätigen Aktivierung von Berechnungen beruht, mit emergenter CMOS-kompatibler FeFET-Technologie, können inaktive Aktoren oder selbst Teilnetze die Fähigkeit erlangen, sich selbst hoch- und herunterzufahren, um Energie zu sparen. Darüber hinaus soll funktionale Sicherheit erreicht werden durch ein autonomes gesichertes Herunterfahren im Falle intermittierenden Spannungsunterbrechungen. Analog sollen Aktoren selbst wieder aufwachen bei Wiederkehr der Versorgungsspannung, aber auch nur dann, wenn zusätzlich Datenverfügbarkeit gegeben ist. HiLoDa Nets sind in der Lage, höchsten Datendurchsatz für die synthetisierten Aktorschaltungen zu gewährleisten im eingeschalteten Betrieb sowie Sicherheit durch eine automatische Zustandssicherung durch FeFeT-basierte FIFO-Speicher im ausgeschalteten Betrieb, der auch im Falle der Nichtverfügbarkeit von Daten selbstgetriggert erfolgen soll. d) Eine durchgängige Synthese von Datenflussmodellen auf optimierte Netzimplementierungen in Hardware unter Einsatz von FeFeT-Speichern wird entwickelt. Dies beinhaltet e) die Entwurfsraumexploration (DSE) von Clusterbildungen von Aktoren in individuelle Power-Domänen zur Optimierung von Durchsatz, Schaltungskosten, Energieeinsparungen und Beständigkeit. Schließlich sollen HiLoDa Nets verglichen werden mit Implementierungen konventioneller CMOS-Technologie hinsichtlich Energieverbrauch für beispielsweise gepulste neuronale Netzwerke. Gleichsam sollen die Latenzen für das Abschalten und Hochfahren evaluiert und optimiert werden.

• DFG-Verfahren: Sachbeihilfen
• Internationaler Bezug: Frankreich
• Kooperationspartner: Professor Alberto Bosio, Ph.D.; Professor Damien Deleruyelle, Ph.D.; Professor Bertrand Vilquin, Ph.D.