Co-Design von rekonfigurierbaren Architekturen und Echtzeitsystemen für nicht-flüchtige Hauptspeicher (ARTS-NVM)

• Antragsteller: Professor Dr. Jian-Jia Chen; Professor Dr.-Ing. Jörg Henkel, seit 10/2024
• Fachliche Zuordnung: Datenmanagement, datenintensive Systeme, Informatik-Methoden in der Wirtschaftsinformatik
• Förderung: Förderung seit 2022
• Projektkennung: Deutsche Forschungsgemeinschaft (DFG) - Projektnummer 502308721

Neue eingebettete Systeme erfordern einen hohen Rechenaufwand, geringen Stromverbrauch und großen Speicherbedarf, was die Methodiken eingebetteter Systeme in Richtung disruptiver Speicherarchitekturen wie Byte-adressierbaren nichtflüchtigen Speichern (NVMs) treibt. Ihre neuen Eigenschaften stellen jedoch enorm andersartige Herausforderungen. Beispielsweise benötigt die limitierte Beschreibbarkeit eine neue Behandlung im Speichermanagement, was verschiedene Techniken über verschiedene Systemschichten hinweg erfordert, um den Stress bei der Verwendung von NVMs als Hauptspeicher zu mindern. Das bisherige Wissen über Worst-Case-Timing-Analysen in Echtzeitsystemen wurde jedoch noch nicht umfassend für NVMs erforscht. Dieser Antrag zielt darauf ab, rekonfigurierbare Architekturen und einwandfreie Timing-Analysen zu entwickeln, die NVMs als Hauptspeicher in echtzeitfähigen eingebetteten Systemen sicher nutzen können, indem die Timing-Vorhersagbarkeit und die Qualität von Wear-Leveling-Systemroutinen verbessert werden. Obwohl erhebliche Anstrengungen unternommen wurden, um disruptive Designprobleme und Worst-Case-Timing-Analysen zu untersuchen, können sie das Systemverhalten bei der Verwendung von NVMs als Hauptspeicher in Echtzeitsystemen bisher noch nicht modellieren und analysieren. Die Ziele dieses Antrags: i) Bereitstellung geeigneter Task-Modelle und Approximationsansätze, um sichere Obergrenzen für die Worst-Case-Ausführungszeit und die Worst-Case-Antwortzeit unter den Eigenschaften von NVMs zu erhalten. ii) Entwicklung von Hardware/Software Co-Design Ansätzen, um WCET-gewahre Speichercontroller und Near-Memory-Beschleuniger zu entwickeln, um die Wear-Leveling-Algorithmen zu verbessern, während gegebene Echtzeitbeschränkungen eingehalten werden. iii) Verbesserung der Systemsoftware, um Scheduling Strategien während der Laufzeit durch entwickelte NVM-freundliche Komponenten effektiv anzupassen und das Vorhandensein noch nicht verfügbarer NVM-Technologien in RTOSes zu emulieren. Diese Ziele sind durch die aufkommende Eigenschaften von NVMs motiviert, die neue Herausforderungen in Bezug auf Speicherverwaltung, Datenspeicherung, Zuverlässigkeit und Wear-Leveling mit sich bringen. Die Lösungen aus der Literatur haben sich den jeweiligen technischen Problemen angenommen, aber der zeitlichen Vorhersagbarkeit wurde bisher nur wenig Aufmerksamkeit geschenkt. Wie der Stress des NVM unter gegebenen Timing-Anforderungen abgemildert werden kann, ist eine noch offene Frage. In diesem Projekt berücksichtigen wir die Nutzung von NVM als Hauptspeicher bereits in der frühen Designphase und erarbeiten neue Erkenntnisse für Methoden, Analysen und Optimierungen. Wir gehen davon aus, dass die Forschungsergebnisse unseres Projekts eine neue Perspektive auf eingebettete Echtzeitsysteme für disruptive Speichertechnologien mit rekonfigurierbaren Architekturen eröffnen und die Reichweite der wissenschaftlichen Ergebnisse des SPPs 2377 bereichern werden.

• DFG-Verfahren: Schwerpunktprogramme
• Teilprojekt zu: SPP 2377: Disruptive Hauptspeichertechnologien
• Ehemaliger Antragsteller: Dr.-Ing. Lars Bauer, bis 10/2024