Entwurfsmethoden für robustes Near-Threshold Computing (NTC)

• Antragsteller: Professor Mehdi B. Tahoori, Ph.D.
• Fachliche Zuordnung: Rechnerarchitektur, eingebettete und massiv parallele Systeme
• Förderung: Förderung von 2021 bis 2024
• Projektkennung: Deutsche Forschungsgemeinschaft (DFG) - Projektnummer 447830483

Robuste Systeme haben zunehmend große Bedeutung in der kommenden Generation von Computerplattformen und -Anwendungen. In dem Bereich von High Performance Computing bis Personal Computing und Internet of Things (IoT) Plattformen, ist Energie-Effizienz hierbei ein integraler Bestandteil. Die Vorgabe zum Beispiel bei IoT Anwendungsszenarien, welche durch Energy Harvesting oder mit einer kapazitätsbeschränkten Batterie versorgt werden, sind lange Betriebszeiten. Des Weiteren müssen sich diese Systeme an spontane, zeitlich verändernde Energieversorgungen einstellen und wichtige Systemparameter wie Performance, Berechnungsgenauigkeit und Korrektheit anpassen um ein vorgegebenes stringentes Energie-Budget einzuhalten. In diesem Sinne ist Near-Threshold Computing ein vielversprechender Ansatz, welcher diese fordernden Aufgaben im Bereich der energie-beschränkten Systeme zu bewältigen versucht. Jedoch geht dieser Ansatz mit vielen Herausforderungen einher, welche sich auf der Transistor- bis Architektur- und Systemebene bemerkbar machen und ein vollständig neues Entwurfsparadigma voraussetzen. Zusätzlich verursacht die Reduktion des Energieverbrauchs eine verringerte Robustheit, welche durch geeignete effektive Entwurfsansätze kompensiert werden muss. Diese Betrachtungen führen zum Begriff der energie-effzienten Robustheit, welcher eine wichtige Bedeutung im Kontext der extremen energie-beschränkten Systeme hat. Der wichtigste Bestandteil dieses Forschungsvorhaben ist die Entwicklung bahnbrechender Lösungen und Methoden für extreme energie-beschränkte Systeme im IoT-Bereich, welche mit Versorgungsspannungen betrieben werden, die vom normalen Betrieb ausgehend bis in die Near-Threshold Regionen reichen. In diesem Vorhaben stellen wir mehrere ganzheitliche schichtübergreifende Techniken vor, welche alle Abstraktionsebenen, von der Transistorebene bis zur Systemebene und zu laufenden Anwendungen, einbeziehen, und die fordernde Aufgabe durch eine geschickte Wahl von Schaltungsdesign, Zeitplanung, Logik-Synthese und (Mikro-) Architekturdesign, beziehungsweise Laufzeitüberwachung und Adaption, angehen.

• DFG-Verfahren: Sachbeihilfen