Kryogene CMOS Technologie für die Realisierung von von klassischen QuBit-Kontrollschaltkreisen

• Antragsteller: Professor Dr. Joachim Knoch; Professor Dr. Qing-Tai Zhao
• Fachliche Zuordnung: Elektronische Halbleiter, Bauelemente und Schaltungen, Integrierte Systeme, Sensorik, Theoretische Elektrotechnik
• Förderung: Förderung seit 2019
• Projektkennung: Deutsche Forschungsgemeinschaft (DFG) - Projektnummer 422581876

Die Quanteninformationstechnologie verspricht, enorme Rechenleistung freizusetzen, um Probleme zu lösen, die mit den heutigen klassischen Computern unlösbar sind. Die Realisierung eines nützlichen Quanteninformationsprozessors (QIP) erfordert jedoch eine große Anzahl gekoppelter Qubits. Der Grund dafür ist, dass jedes logische Qubit aus einer großen Anzahl von physikalischen Qubit-Implementierungen besteht, um eine geeignete Fehlerkorrektur zu etablieren, die z. B. Oberflächencodes verwendet. Jedes der physikalischen Qubits benötigt eine Steuereinheit, die Auslese-, Gate-Pulse und Bias-Parameter bereitstellt. Eine große Herausforderung besteht darin, dass die vielversprechendsten Ansätze für die Realisierung von Festkörper-Qubits bei kryogenen Temperaturen betrieben werden, was die verfügbare Kühlleistung pro Qubit auf sehr niedrige Werte im Mikro- bis Nanowattbereich begrenzt. Typische Experimente werden von externen Schaltkreisen gesteuert, die sich bei Raumtemperatur oder zumindest bei einer höheren Temperatur als die des Qubits befinden. Die Ausweitung dieses Ansatzes auf die erforderliche Anzahl von Qubits erscheint aufgrund von Überlegungen zur Interkonnektivität und Größe völlig unpraktisch. Ein integrierter Ansatz mit mikrogefertigter klassischer und Quanten-Hardware in unmittelbarer Nähe ist daher sehr attraktiv. Die Integration klassischer Steuerelektronik in der Nähe des eigentlichen Qubit-Chips erfordert jedoch, dass die Steuerelektronik bei einer Temperatur von ~1K (bei ähnlicher Leistung wie bei modernen CMOS-Schaltungen) und mit extrem niedrigem Stromverbrauch betrieben wird. Aufgrund der begrenzten Kühlleistung müssen kryogene CMOS-Schaltungen mit einer sehr niedrigen Versorgungsspannung im Bereich von einigen zehn mV betrieben werden. Dies bedeutet, dass extrem steile inverse Unterschwellenflanken, eine sehr enge Kontrolle der Schwellenspannung sowie eine sehr geringe Variabilität erforderlich sind, was mit der bestehenden, für den Betrieb bei Raumtemperatur optimierten Technologie durch einfaches Abkühlen nicht erreicht werden kann. Der vorliegende Vorschlag ist die Fortsetzung eines Projekts, das die Erforschung und Entwicklung einer speziellen kryogenen CMOS-Technologie (cCMOS) sowie die Herstellung und Charakterisierung von Feldeffekttransistoren auf Basis dieser cCMOS-Technologie zum Ziel hatte. Im Rahmen des vorangegangenen Projekts konnten wir zwei vielversprechende Wege zur Herstellung von kryogenen FETs mit steilen Flanken aufzeigen und untersuchten, wie sich Dotierungen in solchen Bauelementen vermeiden lassen. Hier wollen wir die Ansätze weiterentwickeln und kombinieren, um cCMOS-Bauelemente mit extrem steilen Schaltverhalten zu realisieren.

• DFG-Verfahren: Sachbeihilfen
• Mitverantwortliche: Professor Dr. Hendrik Bluhm; Dr. Lars Reiner Schreiber