TCPA_INT - Integration und Verbindung von eng gekoppelten Prozessorfeldern (T01#)

• Fachliche Zuordnung: Rechnerarchitektur, eingebettete und massiv parallele Systeme
• Förderung: Förderung von 2017 bis 2020
• Projektkennung: Deutsche Forschungsgemeinschaft (DFG) - Projektnummer 146371743

Ziel dieses Transferprojekts ist die Analyse von massiv parallelen Beschleunigerarchitekturen, insbesondere von eng gekoppelten Prozessorfeldern (sog. TCPAs) und deren Integration in eine hochmoderne kommerzielle Mikrocontroller-Architektur, wie Infineons AURIX oder ARMs Cortex-A-Prozessorserie. Konkrete Forschungsfragen, die im gemeinsamen Interesse beider Projektpartner bearbeitet werden sollen, umfassen die Untersuchung von geeigneten Kopplungstechniken unter Berücksichtigung der unterschiedlichen Rechenleistungen und Bandbreiten beider Subsysteme.Insbesondere sollen hier neue Cache-basierte Kopplungstechniken untersucht und das integrierte System prototypisiert und bezüglich folgender Eigenschaften anhand ausgewählter Anwendungen aus dem Bereich von Fahrerassistenzsystemen evaluiert werden: Energieeffizienz, Flächenkosten und Vorhersagbarkeit des zeitlichen Verhaltens sowie von Ablauf- und Ausfallsicherheit.

• DFG-Verfahren: Transregios (Transferprojekt)
• Teilprojekt zu: TRR 89: Invasives Rechnen
• Antragstellende Institution: Friedrich-Alexander-Universität Erlangen-Nürnberg
• Unternehmen: Infineon Technologies AG
• Teilprojektleiter: Privatdozent Dr.-Ing. Frank Hannig; Professor Dr.-Ing. Jürgen Teich