PARFAIT II: Leistungsgewahre ambipolare FPGA Architektur II

• Antragsteller: Professor Dr.-Ing. Jürgen Becker; Professor Dr.-Ing. Klaus Hofmann; Professor Dr.-Ing. Thomas Mikolajick
• Fachliche Zuordnung: Elektronische Halbleiter, Bauelemente und Schaltungen, Integrierte Systeme, Sensorik, Theoretische Elektrotechnik ; Rechnerarchitektur, eingebettete und massiv parallele Systeme
• Förderung: Förderung von 2017 bis 2022
• Projektkennung: Deutsche Forschungsgemeinschaft (DFG) - Projektnummer 326384402

In PARFAIT II werden planare, rekonfigurierbare Feldeffekttransistoren (RFET) mit elektrisch einstellbarer p- und n-Leitfähigkeit erforscht. Während PARFAIT I die technologischen Grundlagen dieser ambipolaren Transistoren weitestgehend simulativ erforschte, liegt der Fokus von PARFAIT II auf der Fertigung der Transistoren, der Entwicklung von Logik Gattern und deren Einsatz in komplexen Schaltungen. Hierfür müssen ein zuverlässiger und reproduzierbarer Herstellungsprozess für planare RFETs entworfen und Fragen bezüglich der Stabilisierung der Schottky Kontakte und elektrischen Symmetrie des RFETs beantwortet werden. Im Anschluss an eine gemeinsame Spezifikationsphase werden durch Entwurf, Fertigung und Vermessung von Testschaltungen die simulativen Modelle aus PARFAIT I verifiziert und an die realen Fertigungsbedingungen angepasst. Hierbei gilt es ein effizientes Kompaktmodell zu entwickeln, das die dynamische Rekonfigurierbarkeit abbildet, parasitäre Effekte einbezieht und dennoch kurze Simulationszeiten ermöglicht. Es werden die Grundlagen gelegt, um rekonfigurierbare Transistoren in realen Anwendungen mit skalierten Geometrien in größerem Maßstab einsetzen zu können.Zusätzlich wird PARFAIT II auf Schaltungs- und Systemebene Anwendungen untersuchen, für die die simulierten und gemessenen Eigenschaften der erforschten RFETs am vielversprechendsten sind. Neben dynamischer Änderung der Schaltfunktion von Logik Gattern sind das vor allem die platzsparende Realisierung von Logic-In-Memory Zellen und die Nutzung in analogen Schaltungen (z.B. BPSK Modulatoren). Ein großer Bestandteil des Projektes ist die Untersuchung des Temperaturverhaltens des RFETs von der Technologie- bis zur Systemebene: Da zur Herstellung von RFETs keine Dotierung verwendet wird, ist es naheliegend, dass RFETs in weiteren Temperaturbereichen als herkömmliche CMOS Schaltungen betrieben werden können. Da reine Simulationen hier keine zuverlässigen Ergebnisse ermöglichen, wird PARFAIT II Messungen im Bereich von 70K bis 200K durchführen und diese bei positiven Ergebnissen auf bis zu 4K herunter erweitern. Werden Schaltungen über solch weite Temperaturbereiche betrieben, sind durch verschiedene Effekte Beeinflussungen der Signallaufzeiten zu erwarten. Auf Schaltungs- und Systemebene soll deshalb eine dynamische Kompensation dieser Effekte untersucht werden, insbesondere für eine FPGA Architektur auf Basis von RFETs: Die Rekonfigurierbarkeit der FPGA Schaltung wird hierbei genutzt, um dynamisch Teile des FPGAs zur Messung der Signallaufzeiten umzukonfigurieren. Entsprechend der Messungen wird die Möglichkeit der planaren RFETs genutzt, um unabhängig von der konfigurierten Logikfunktion (eingestellt über die Vorderseiten-Gates) die Schwellspannungen, Leckströme und Schaltströme von Zellen feingranular über das zusätzliche Rückseitengate zu adaptieren. Mit diesem Ansatz sollen Temperatur und Prozesseinflüsse, besonders mit Hinblick auf extreme Einsatzumgebungen, kompensiert werden.

• DFG-Verfahren: Sachbeihilfen
• Mitverantwortlich: Dr.-Ing. Jens Trommer