3D Konzepte für die Galliumnitrid-Elektronik
Zusammenfassung der Projektergebnisse
Innerhalb der Projektlaufzeit wurden verschiedene Methoden zur Herstellung regelmäßig angeordneter GaN Nanostrukturen evaluiert, dabei hat sich die hybride Top-Down Ätzmethode als besonders geeignet dargestellt und zeichnet sich durch eine präzise Kontrolle der Dimensionen sowie einer hohen Homogenität und Reproduzierbarkeit der Strukturen aus. Darauf aufbauend wurde eine komplexe 3D Prozessierungstechnologie entwickelt und optimiert, mit Hilfe derer zahlreiche Transistoren erfolgreich hergestellt werden konnten. Detaillierte experimentelle Analysen zeigen ausgezeichnete Schaltungseigenschaften der Transistoren, die insbesondere auf die Wrap-Around Geometrie des Gates sowie der hohen Qualität der per ALD abgeschiedenen Gateoxide zurückzuführen sind. Die Möglichkeit zur Implementierung beliebiger vertikaler Dotierprofile sowie die präzise Kontrolle der Strukturdimensionen ermöglicht die Modulation der Kanalcharakteristik wie beispielsweise eine Anpassung oder Invertierung der Schwellenspannung. Diese Flexibilität stellt einen großen Vorteil des Konzeptes dar. Umfangreiche Bauelementsimulationen in Kombination mit den Messungen haben den Zusammenhang von Strukturdaten (Bauelementgeometrie, Dotierung, und Oberflächenzustände) mit dem charakteristischen Verhalten (Steilheit, Schwellenspannung, und Sättigungsstrom) geklärt. Erstmals wurde eine Studie des thermischen Verhaltens vertikaler GaN-Nanotransistoren durchgeführt, und gezeigt, dass Nanodrahttransistoren mit eindimensionaler Wärmeableitung bei entsprechendem Bauelementdesign besseres thermisches Verhalten als FinFETs zeigen. Perspektivisch wurde ein theoretisches Ladungsträgertransportmodell mit der SHE-Methode entwickelt, das für die GaN- Leistungselektronik eine wichtige Rolle spielt. Für die zahlreichen Anwendungen der vertikalen GaN-Transistoren sind noch weitere Optimierungen notwendig. Für Leistungselektronik gilt es, insbesondere die Durchbruchspannung deutlich zu erhöhen sowie Instabilitäten der Transistorcharakteristiken besser zu verstehen und zu unterbinden. Insgesamt schätzen wir die erzielten Ergebnisse als sehr positiv ein. Die enge Verzahnung von Experiment (TUBS) und Simulationen (UKAS) hat sich dabei als sehr vorteilhaft erwiesen und wird auch in zukünftigen Projekten angestrebt.
Projektbezogene Publikationen (Auswahl)
- “Vertical architecture for enhancement mode power transistors based on GaN nanowires”, Appl. Phys. Lett. 108, 213503 (2016)
F. Yu, D. Rümmler, J. Hartmann, L. Caccamo, T. Schimpke, M. Strassburg, A. E. Gad, A. Bakin, H.-H. Wehmann, B. Witzigmann, H. S. Wasisto, A. Waag
(Siehe online unter https://doi.org/10.1063/1.4952715) - “GaN nanowire arrays with nonpolar sidewalls for vertically integrated field-effect transistors”, Nanotechnology, 28, 095206 (2017)
F. Yu, S. Yao, F. Römer, B. Witzigmann, T. Schimpke, M. Strassburg, A. Bakin, H.W. Schumacher, E. Peiner, H.S. Wasisto, A. Waag
(Siehe online unter https://doi.org/10.1088/1361-6528/aa57b6) - “Normally Off Vertical 3-D GaN Nanowire MOSFETs With Inverted p-GaN Channel”, IEEE TED Vol. 65, 6, pp. 2439-2445 (2018)
F. Yu, K. Strempel, M.F. Fatahilah, H. Zhou, F. Römer, A. Bakin, B. Witzigmann, H.W. Schumacher, H.S. Wasisto, A. Waag
(Siehe online unter https://doi.org/10.1109/TED.2018.2824985) - “Performance analysis and simulation of vertical gallium nitride nanowire transistors”, Solid State Electronics, Vol. 144, June 2018, pp. 73-77 (2018)
B. Witzigmann, F. Yu, K. Frank, K. Strempel, M.F. Fatahilah, H.W. Schumacher, H.S. Wasisto, F. Römer, A. Waag
(Siehe online unter https://doi.org/10.1016/j.sse.2018.03.005) - “Thermal performance analysis of GaN nanowire and fin-shaped power transistors based on self-consistent electrothermal simulations”, Microelectronics Reliability, Vol. 91, December 2018, pp. 227-231 (2018)
H. Kamrani, F. Yu, K. Frank, K. Strempel, M.F. Fatahilah, H.S. Wasisto, F. Römer, A. Waag, B. Witzigmann
(Siehe online unter https://doi.org/10.1016/j.microrel.2018.10.007) - “3D GaN nanoarchitecture for field-effect transistors”, Micro Nano Eng. 3, 59-81 (2019)
M. F. Fatahilah, K. Strempel, F. Yu, Sindhuri Vodapally, A. Waag, H. S. Wasisto
(Siehe online unter https://doi.org/10.1016/j.mne.2019.04.001) - “Demonstration of UV-Induced Threshold VoltageInstabilities in Vertical GaN Nanowire Array-Based Transistors”, IEEE Trans. Electron. Device, Vol. 66, no. 5, pp. 2119-2124, May 2019
M. Ruzzarin, M. Meneghini, Carlo de Santi, Andrea Neviani, Feng Yu, Klaas Strempel, Muhammad Fahlesa Fatahilah, Bernd Witzigmann, Hutomo Suryo Wasisto, Andreas Waag, Gaudenzio Meneghesso, Enrico Zanoni
(Siehe online unter https://doi.org/10.1109/TED.2019.2904851) - “Top-down GaN nanowire transistors with nearly zero gate hysteresis for parallel vertical electronics”, Sci Rep 9, 10301 (2019)
M. F. Fatahilah, F. Yu, K. Strempel, F. Römer, D. Maradan, M. Meneghini, A. Bakin, F. Hohls, H.W. Schumacher, B. Witzigmann, A. Waag, H. S. Wasisto
(Siehe online unter https://doi.org/10.1038/s41598-019-46186-9)
