Untersuchung von adaptiven Schnittstellen für Source-synchrone I/O Verbindungen mit hohen Bandbreiteanforderungen

• Antragsteller: Professor Dr.-Ing. Klaus Hofmann
• Fachliche Zuordnung: Elektronische Halbleiter, Bauelemente und Schaltungen, Integrierte Systeme, Sensorik, Theoretische Elektrotechnik
• Förderung: Förderung von 2015 bis 2019
• Projektkennung: Deutsche Forschungsgemeinschaft (DFG) - Projektnummer 269885131

• Erstellungsjahr: 2020

Zusammenfassung der Projektergebnisse

Durch die im Projekt entwickelten Schaltungen und Methoden konnte die Leistungsaufnahme von source-synchronen parallelen I/O Verbindungen deutlich reduziert und gleichzeitig eine bessere Genauigkeit der Phasenkalibrierung erzielt werden. Der voll digitale Phasen-zu-Digital Wandler als zentrale Errungenschaft wird dabei in mehreren Bereichen der High-Speed Transceiver zur Messung und Kompensation von Phasen- und Tastgradfehlern eingesetzt: • Phasendetektion in Delay-Locked-Loops • Globale und lokale Tastgradkorrektur hochfrequenter Taktsignale • Phasenanpassung der individuellen Datenleitungen von source-synchronen I/O Verbindungen • Lokale Kompensation der Nichtlinearitat und der Tastgradvariation von Phaseninterpolatoren • Schwellspannungskalibrierung von nicht-differentiellen I/O Verbindungen. Somit wurden die beiden zentralen Punkte des Projekts, die Verbesserung der Energieeffizienz und die Erhöhung der Adaptivität von parallelen I/O Schnittstellen, erreicht. Diese bilden zusammen die Grundlage zur Erhohung der Datenrate solcher Schnittstellen, welche durch die systembedingt begrenzte maximale Leistungsaufnahme sowie die Fähigkeit zur Kompensation der Nichtidealitäten der Übertragungsstrecke limitiert ist. Die genauere Phasenanpassung bildet sich direkt auf eine geringere Bitfehlerrate ab, während die eingesparte Energie in anderen Bereichen zur Verbesserung der Adaptivität genutzt werden kann, um so die Bitfehlerrate weiter zu reduzieren. Die Einfachheit und Skalierbarkeit des Phasen-zu-Digital Wandlers bietet außerdem das Potential für weitere Anwendungen, in denen eine effiziente und prazise Phasen- oder Tastgradmessung von hochfrequenten Taktsignalen erforderlich ist.

Projektbezogene Publikationen (Auswahl)

• A Low-Power and Area-Efficient Digitally Controlled Shunt-Capacitor Delay Element for High-Resolution Delay Lines, in IEEE Int. Conf. Electron., Circuits and Syst. (ICECS), Dez. 2018
  N. Angeli und K. Hofmann
  (Siehe online unter https://doi.org/10.1109/icecs.2018.8617948)
• A Scalable Fully Synthesized Phase-to-Digital Converter for Phase and Duty-Cycle Measurement of High-Speed Clocks, in IEEE Int. Symp. Circuits and Syst. (ISCAS), 2018
  N. Angeli und K. Hofmann
  (Siehe online unter https://doi.org/10.1109/iscas.2018.8351118)
• “Schaltungsanordnung und Verfahren zum Ermitteln eines Versatzes zwischen zwei Signalflanken”, DE 10 2017 109 192 A1 (2018)
  Nico Angeli und Klaus Hofmann
  
• A 2.5 GHz All-Digital Multiphase DLL and Phase Shifter in 65 nm CMOS using a Scalable Phase-to-Digital Converter, in IEEE Int. Symp. Circuits and Syst. (ISCAS), Mai 2019
  N. Angeli, O. Bachmann und K. Hofmann
  (Siehe online unter https://doi.org/10.1109/iscas.2019.8702157)
• An All-Digital Duty-Cycle Corrector for Parallel High-Speed I/O Links, in IEEE Nordic Circuits and Syst. Conf. (NorCAS), 2019
  N. Angeli und K. Hofmann
  (Siehe online unter https://doi.org/10.1109/NORCHIP.2019.8906953)
• Low-Power All-Digital Multiphase DLL Design Using a Scalable Phase-to-Digital Converter, IEEE Transactions on Circuits and Systems I: Regular Papers, S. 1–11, 2019
  N. Angeli und K. Hofmann
  (Siehe online unter https://doi.org/10.1109/TCSI.2019.2945086)
• Fast Digital Clock Calibration of a Differential 6.4 Gb/s/pin Bidirectional Asymmetric Memory Interface, IEEE Transactions on Circuits and Systems II: Express Briefs, 2020
  N. Angeli und K. Hofmann
  (Siehe online unter https://doi.org/10.1109/TCSII.2020.2964908)