Spezifische Fehlertoleranz für kombinatorische und sequentielle Schaltungen

• Antragsteller: Professor Dr. Michael Goessel
• Fachliche Zuordnung: Rechnerarchitektur, eingebettete und massiv parallele Systeme
• Förderung: Förderung von 2012 bis 2015
• Projektkennung: Deutsche Forschungsgemeinschaft (DFG) - Projektnummer 203850027

In dem beantragten Projekt soll der Aufwand für Fehlertoleranz in kombinatorischen und sequentiellen Schaltungen dadurch vermindert werden, dass Fehlertoleranz anwendungsspezifisch nur für sicherheitskritische Eingaben garantiert wird, während für alle übrigen Eingaben keine Fehlertoleranz gefordert wird. Die Menge der sicherheitskritischen Eingaben kann dabei vom Entwerfer frei festgelegt werden. Zur Realisierung des Vorhabens sollen insbesondere folgende Ziele verfolgt werden: • Der erforderliche Hardwareaufwand soll gegenüber der Systemverdreifachung mit Voting anwendungsspezifisch vermindert werden. • Es sollen heuristische Verfahren erarbeitet und erprobt werden, die die Anwendbarkeit des Verfahrens in einem industriellen Design-Flow ohne Spezialkenntnisse des Entwerfers ermöglichen. • Die Anwendbarkeit bei einer Chipentwicklung soll anhand von Prototypen überprüft werden.

• DFG-Verfahren: Sachbeihilfen