Ressourceneffiziente Hardware-Software-Kombinationen für Kryptographie mit elliptischen Kurven

• Antragsteller: Professor Dr.-Ing. Ulrich Rückert
• Fachliche Zuordnung: Softwaretechnik und Programmiersprachen
• Förderung: Förderung von 2005 bis 2009
• Projektkennung: Deutsche Forschungsgemeinschaft (DFG) - Projektnummer 5442588

• Erstellungsjahr: 2009

Zusammenfassung der Projektergebnisse

Im Rahmen des Forschungsprojektes wurden ressorceneffiziente Hard ware-Software-Kombinationen für Kryptographie mit elliptischen Kurven entwickelt und analysiert. Hierzu wurden sowohl auf algorithmischer Ebene effiziente Verfahren zur asymptotisch schnellen Multiplikation in endlichen Körpern entworfen, als auch auf mikroelektronischer Ebene neue Hardwarearchitekturen zur effizienten Ausführung von kryptographischen Anwendungen prototypisch implementiert. Es entstand ein Codegenerator, der für eine vorgegebene Polynomlänge eine optimale Kombination von Multiplikationsmethoden auswählt und daraus eine Hardwarestruktur mit parametrisierbarer Pipeline-Tiefe erzeugt. Weiterhin entstand während des Projektes eine automatisierte Entwurfsmethodik zur anwendungsgetriebenen Entwurfsraumexploration. Die Entwurfmethodik erlaubt eine schnelle Analyse verschiedener Hard ware-Software-Partitionierungen. Die daraus entstandenen Hardwarebeschleuniger können abhängig vom Anwendungsszenario eng oder lose in ein hierarchisches, skalierbares Multiprozessorsystem integriert werden. So wurden einerseits Instruktionssatzerweiterungen für Smartcards als auch Coprozessor-Module für Sicherheitsserver entwickelt. Schließlich wurden die verschiedenen Hardwarebeschleuniger auf einem FPGA-basiertem Rapid-Prototyping-System implementiert und auf ihre praktische Einsetzbarkeit hin getestet.

Projektbezogene Publikationen (Auswahl)

• Efficient FPGA-based Karatsuba Multipliers for Polynomials over F2. In: Proceedings of the 12th Annual Workshop on Selected Areas in Cryptography (SAC), number 3897 in Lecture Notes in Computer Science, pages 359-309, Kingston, ON, Canada, August 2005. Springer- Verlag
  J. von zur Gathen and J. Shokrollahi
  
• Fast Arithmetic for Polynomials over F2 in Hardware. In: IEEE Infomiation Theory Workshop (2006), pages 107-111, Punta del Este, Uruguay, March 2006. IEEE
  J. von zur Gathen and J. Shokrollahi
  
• GigaNetIC - A Scalable Embedded On-Chip Multiprocessor Architecture for Network Applications. In: Proceedings of the 19th International Conference on Architecture of Computing Systems (ARCS), pages 268-282, Frankfurt am Main, Germany, 13-16 March 2006
  J.-C. Niemann, C. Puttmann, M. Porrmann, and U. Rückert
  
• Efficient FPGA-based Multipliers for F397 and F36 97. In: Proceedings of the 17th International Conference on Field Programmable Logic and its Applications (FPL), pages 339-344, Amsterdam, Netherlands, 27-29 August 2007
  J. Shokrollahi, E. Gorla, and C. Puttmann
  
• Efficient Multiplication using Type 2 Optimal Normal Bases. In: Proceedings of the 1st International Workshop on Arithmetic of Finite Fields (WAIFI), number 4547 in Lecture Notes in Computer Science, pages 55-68, Madrid, Spain, June 2007. Springer- Verlag
  J. von zur Gathen, A. Shokrollahi, and J. Shokrollahi
  
• Explicit Formulas for Efficient Multiplication in GF(36m). In: Proceedings of the 14th Annual Workshop on Selected Areas in Cryptography (SAC), number 4876 in LNGS, pages 173-183, Ottawa, Ontario, Canada, 16-17 August 2007. Springer
  E. Gorla, C. Puttmann, and J. Shokrollahi
  
• GigaNoC - A Hierarchical Network-on-Chip for Scalable Chip-Multiprocessors. In: Proceedings of the 10th EUROMICRO Conference on Digital System Design (DSD), pages 495-502, Lübeck, Germany, 29-31 August 2007. IEEE Computer Society
  C. Puttmann, J.-C. Niemann, M. Porrmann, and U. Rückert
  
• Hardware Accelerators for Elliptic Curve Cryptography. Advances in Radio Science (ARS), Kleinheubacher Berichte 2007, Volume 6:259-264, September 2007
  C. Puttmann, J. Shokrollahi, and M. Porrmann
  
• MPSoC-coupled Hardware Accelerator for Ellipic Curve Cryptography. In: Conference Records of the Western European Workshop on Research in Cryptology (WEWoRC), pages 16-20, Bochum, Germany, 4-6 July 2007
  C. Puttmann and J. Shokrollahi
  
• Resource efficiency of the GigaNetIC chip multiprocessor architecture. Journal of Systems Architecture (ISA). Special Issue on Architectural Premises for Pervasive Computing, 53(5-6):285-299, May-June 2007
  J.-C. Niemann, C. Puttmann, M. Porrmann, and U. Rückert
  
• A comparison between hardware accelerators for the modified Tate pairing over F2m and F3m. In: Second International Conference on Pairing-Based Cryptography (Pairing'08), number 5209 in Lecture Notes in Computer Science, pages 297-315, Egham, UK, September 2008. Springer-Verlag
  J.-L. Beuchat, N. Brisebarre, J. Detrey, E. Okamoto, and F. Rodriguez-Henriquez
  
• Algorithms and Arithmetic Operators for Computing the nt Pairing in Characteristic Three. IEEE Transactions on Computers, 57(11):1454-1468, 2008
  J.-L. Beuchat, N. Brisebarre, J. Detrey, E. Okamoto, M. Shirase, and T. Takagi
  
• Power Aware Reconfigurable Multiprocessor for Elliptic Curve Cryptography. In: Proceedings of the International Conference on Design, Automation and Test in Europe (DATE), pages 1462-1467, Munich, Germany, 10-14 March 2008
  M. Purnaprajna, C. Puttmann, and M. Porrmann
  
• Resource Efficiency of Instruction Set Extension for Elliptic Curve Cryptography. In: Proceedings of the 5th International Conference on Information Technology: New Generation (ITNG), pages 131-136, Las Vegas, Nevada, USA, 7-9 April 2008
  C. Puttmann, J. Shokrollahi, and M. Porrmann