NSF-DFG: SaTC: Core: Small: Ein einheitliches Hardware-Design für die USA und den deutschen Post-Quantum-Standard

• Antragstellerin: Professorin Dr.-Ing. Elif Bilge Kavun, Ph.D.
• Fachliche Zuordnung: Sicherheit und Verlässlichkeit, Betriebs-, Kommunikations- und verteilte Systeme ; Elektronische Halbleiter, Bauelemente und Schaltungen, Integrierte Systeme, Sensorik, Theoretische Elektrotechnik ; Rechnerarchitektur, eingebettete und massiv parallele Systeme
• Förderung: Förderung seit 2024
• Projektkennung: Deutsche Forschungsgemeinschaft (DFG) - Projektnummer 543352068

Quantensichere kryptografische Algorithmen (auch bekannt als Post-Quantum-Kryptosysteme) werden derzeit entwickelt und weltweit standardisiert, damit sie in großem Umfang eingesetzt werden können. Leider empfehlen oder befolgen verschiedene Länder unterschiedliche Standardalgorithmen. In den USA zum Beispiel hat das National Institute of Science and Technology (NIST) vor kurzem den CRYSTALS-Kyber-Algorithmus als Standard für die Protokolle der Schlüsselkapselungsmechanismen angekündigt, während in Deutschland das Bundesamt für Sicherheit in der Informationstechnik (BSI) den FrodoKEM-Algorithmus für den gleichen Zweck empfiehlt. Dies stellt ein großes Problem für die Entwicklung von Hardware-Beschleunigern dar, die Post-Quantum-Kryptographie unterstützen sollen, da diese Hardware für einen einzigen Algorithmus ausgelegt ist. Die Verwendung separater Hardware zur Unterstützung beider Algorithmen führt zu einer ineffizienten Lösung und schränkt den Einsatz in eingeschränkten Umgebungen ein. Das primäre Forschungsziel dieses Projekts ist die Entwicklung eines maßgeschneiderten, einheitlichen Hardware-Beschleunigers, der sowohl die von Deutschland als auch von den USA empfohlenen Post-Quantum-Schlüsselverschlüsselungsmechanismen "effizient" unterstützen kann. Dies ist eine nicht-triviale Forschungsaufgabe, die ein neuartiges Algorithmusdesign für gemeinsame arithmetische Operationen, eine Neuarchitektur des Systems für verbesserte operative Unterstützung und Speicherzugriffsschemata sowie eine maßgeschneiderte Hardwareunterstützung für vereinheitlichte Komponenten erfordert. Ein weiteres Ziel des Projekts ist es, die Implementierungssicherheit der resultierenden Hardware zu untersuchen und zu verbessern. Dazu gehört die Aufdeckung von Risiken durch Seitenkanäle, die über den Stromverbrauch oder die Ausführungszeit Informationen über geheime Schlüssel preisgeben können, und die Behebung dieser Risiken durch neuartige Hardware-Schutzmaßnahmen. Wir werden die vorgeschlagene Forschung in vier Hauptschritten durchführen: (i) Analyse der arithmetischen Anforderungen und Entwicklung neuartiger Algorithmen für Operationen in FrodoKEM und CRYSTALS-Kyber, (ii) Entwurf einer gemeinsamen Architektur mit vereinheitlichten Elementen, (iii) Implementierung der vereinheitlichten Hardware-Schaltungen, (iv) Analyse und Behebung von Seitenkanal-Schwachstellen durch Hardware-Maskierung. Die Entwicklungen der Schaltungen werden zu gleichen Teilen zwischen amerikanischen und deutschen Forschern aufgeteilt und sie werden für eine enge Integration der endgültigen Hardware zusammenarbeiten.

• DFG-Verfahren: Sachbeihilfen
• Internationaler Bezug: USA
• Kooperationspartner: Professor Aydin Aysu, Ph.D.