Modelle und Algorithmen für hyperrekonfigurierbare Hardware

• Antragsteller: Professor Dr. Martin Middendorf
• Fachliche Zuordnung: Rechnerarchitektur, eingebettete und massiv parallele Systeme
• Förderung: Förderung von 2003 bis 2010
• Projektkennung: Deutsche Forschungsgemeinschaft (DFG) - Projektnummer 5406399

Das Projekt zielt darauf ab, das Rekonfigurierbarkeitspotential von Hardware selber dynamisch rekonfigurierbar zu gestalten, d.h. es geht um die Untersuchung der Rekonfigurierbarkeit von Rekonfigurierbarkeit. Solche Hyperrekonfigurierbarkeit von Hardware soll es ermöglichen den Aufwand zur Rekonfigurierung an das benötigte Rekonfigurierbarkeitspotential anzupassen. Dieser neue Aspekt von Rekonfigurierbarkeit wird vornehmlich in seinen Auswirkungen auf Partitionierungs-, Scheduling- und Routingalgorithmen untersucht. Für hyperrekonfigurierbare Multitasksysteme werden dabei auch Aspekte partieller Hyperrekonfigurierbarkeit untersucht. Desweiteren werden neuartige Konsensalgorithmen zur Abstimmung der Anforderungen verschiedener Tasks an das Rekonfigurierbarkeitspotential entwickelt. Ausblicke auf anschließende Weiterentwicklungen sollen durch Verbindungen zwischen Selbstrekonfigurierbarkeit und Hyperrekonfigurierbarkeit entstehen.

• DFG-Verfahren: Schwerpunktprogramme
• Teilprojekt zu: SPP 1148: Rekonfigurierbare Rechensysteme