Automatisierte Synthese selbsttestender, selbstprüfender und vollständig selbstprüfender Schaltungen aus beliebigen kombinatorischen Schaltungen

• Antragsteller: Professor Dr. Michael Goessel
• Fachliche Zuordnung: Rechnerarchitektur, eingebettete und massiv parallele Systeme
• Förderung: Förderung von 1995 bis 2002
• Projektkennung: Deutsche Forschungsgemeinschaft (DFG) - Projektnummer 5202344

Das Projekt beschäftigt sich mit der automatisierten Synthese von selbstprüfenden und selbsttestenden Schaltungen. Im beantragten abschließenden Förderzeitraum sollen die noch nicht abgeschlossenen Arbeiten mit dem Potential technischer Anwendungen zu anwendbaren CAD-Verfahren entwickelt werden. Die im Projekt erarbeiteten neuartigen Kompaktierungsverfahren sollen abschließend so weiterentwickelt werden, daß sie zur Kompaktierung sequentieller Schaltungen mit Scan-Pfaden, insbesondere für die STUMPS-Architektur und für Mixed-Signal ICs geeignet sind. Der entwickelte Algorithmus zur Kombination von Layoutalgorithmen mit logischen Schaltungstransformationen soll auf allgemeine Transformationen verallgemeinert werden und dann für die Analyse uund Optimierung der Signalabhängigkeiten aus Sicht des Layouts zur Fehlererkennung verwendet werden.

• DFG-Verfahren: Sachbeihilfen