Prozessorarchitekturen und Compilertechniken zur verlustarmen digitalen Signalverarbeitung

Antragsteller Professor Dr.-Ing. Gerhard P. Fettweis
Fachliche Zuordnung Elektronische Halbleiter, Bauelemente und Schaltungen, Integrierte Systeme, Sensorik, Theoretische Elektrotechnik
Förderung Förderung von 1999 bis 2007
Projektkennung Deutsche Forschungsgemeinschaft (DFG) - Projektnummer 5173925
 

Projektbeschreibung

Keine Zusammenfassung vorhanden
DFG-Verfahren Schwerpunktprogramme
Teilprojekt zu SPP 1076:  Grundlagen und Verfahren verlustarmer Informationsverarbeitung (VIVA)