Germanium-MOSFETs mit Gatedielektrikum hoher Dielektrizitätskonstante auf Siliziumsubstraten

• Antragsteller: Professor Dr. Karl R. Hofmann
• Fachliche Zuordnung: Elektronische Halbleiter, Bauelemente und Schaltungen, Integrierte Systeme, Sensorik, Theoretische Elektrotechnik
• Förderung: Förderung von 2007 bis 2012
• Projektkennung: Deutsche Forschungsgemeinschaft (DFG) - Projektnummer 46424410

Die fortschreitende Miniaturisierung in der CMOS-Technologie erfordert neue MOSFET-Kanalmaterialien mit hohen Beweglichkeiten in Verbindung mit Gateisolatoren hoher Dielektrizitätskonstanten ("high-k" Dielektrika).- Diese sollen ausreichend niedrige Leckstromdichten, niedrige Grenzflächen- und Volumentrapdichten und weitere technologische Eigenschaften aufweisen, die ihre Verwendung in Bauelementen und Schaltungen ermöglichen. Ein aussichtsreicher und derzeit intensiv erforschter Ansatz sind auf Si-Substrate integrierte hochbewegliche Ge-MOSFETs mit einem high-k Gatedielektrikum, dessen zum klassischen SiO2 kapazitiv äquivalente Dicke (CET) in zukünftigen Technologiegenerationen unter 1 nm liegen sollte. Die Frage eines für Ge-MOSFETs gut geeigneten high-k Gatedielektrikums ist noch nicht beantwortet. In diesem Projekt wird der Gateisolator HfO2 als high-k Gatedielektrikum für Ge-MOSFETs untersucht, wobei ein speziell entwickelter Hf-Sputterprozess eingesetzt wird. Die bisherigen Ergebnisse zeigen in Gatestacks mit CET ≥ 2,5 nm sehr gute elektrische Eigenschaften, die auf ein hervorragendes Anwendungspotential hinweisen. Insbesondere wurden im Vergleich zu anderen publizierten Verfahren die bisher niedrigste HfO2/Ge Grenzflächentrapdichte von 5,7∙1010∙eV-1cm-2 erzielt, die bereits mit SiO2/Si vergleichbar ist. Das Ziel der beantragten Projektfortsetzung ist die Demonstration der Einsetzbarkeit des gesputterten Gateisolators HfO2 im zukünftig erforderlichen CET-Bereich unter 1nm. Dies erfordert die Lösung wichtiger ausstehender Fragen, insbesondere der Reduktion der derzeit noch zu dicken HfO2/Ge Zwischenschicht. Zur Charakterisierung der elektrischen Gatestack-Eigenschaften sollen MOS-Strukturen und n- und p-Kanal MOSFET-Teststrukturen vornehmlich auf Geschichten auf Si-Substraten mit surfactant-modifizierter Epitaxie hergestellt werden.

• DFG-Verfahren: Sachbeihilfen