Parallel Hardware Architectures for Computational Intensive and Secure Applications

• Applicant: Professor Dr.-Ing. Jürgen Becker
• Subject Area: Computer Architecture, Embedded and Massively Parallel Systems ; Automation, Mechatronics, Control Systems, Intelligent Technical Systems, Robotics ; Electronic Semiconductors, Components and Circuits, Integrated Systems, Sensor Technology, Theoretical Electrical Engineering
• Term: from 2012 to 2015
• Project identifier: Deutsche Forschungsgemeinschaft (DFG) - Project number 211196172

Parallele rekonfigurierbare Hardwarearchitekturen, wie Field Programmable Gate Arrays (FPGAs), GraphicProcessor Units (GPUs) oder Multiprozessor System on Chips (MPSoCs), bieten eine effiziente Plattform für rechenintensive und sicherheitsrelevante Anwendungen. Daher sollen Applikationen aus drei wichtigen Bereichen der Informatik und der Elektrotechnik für solche Systeme evaluiert werden: Sicherheit, Bioinformatik und autonome mobile Robotersysteme. FPGAs bieten eine gute Möglichkeit sicherheitsrelevante Anwendung stark zu parallelisieren und zu beschleunigen. Allerdings bieten solche Systeme von Haus aus keine eingebetteten Abwehrmaßnahmen gegenüber bösartigen Angriffen. Daher sollen Methoden zum Einsatz von FPGAs für sicherheitskritische Anwendungen erforscht werden. Ein grundlegendes rechen- und speicherintensives Problem in der Bioinformatik ist das Sequenzalignment. Hierbei werden effiziente Lösungen zur Parallelisierung und Verteilung auf FPGAs und GPUs sowie rekonfigurierbare MPSoCs benötigt. Im Bereich der mobilen autonomen Robotersysteme ist ein essentielles Problem die Entwicklung und Adaption von floating-point Algorithmen auf eingebetteten Systemen, die ausgezeichnete Laufzeiten erzielen. Hierbei sollen zwei Algorithmen in einem Hardware/Software Co-Design Verfahren für FPGAs und rekonfigurierbare MPSoCs in Kombination mit Fehlertoleranten Strategien untersucht werden.

• DFG Programme: Research Grants
• International Connection: Brazil
• Partner Organisation: Conselho Nacional de Desenvolvimento Científico e Tecnológico
• Participating Person: Professor Mauricio Ayala Rincón