Reprogrammierbare Silizium-Nanodraht Logikschaltungen

• Antragsteller: Professor Dr.-Ing. Walter Michael Weber
• Fachliche Zuordnung: Elektronische Halbleiter, Bauelemente und Schaltungen, Integrierte Systeme, Sensorik, Theoretische Elektrotechnik
• Förderung: Förderung von 2011 bis 2017
• Projektkennung: Deutsche Forschungsgemeinschaft (DFG) - Projektnummer 191017672

Repronano zielt auf neuartige silizium-nanodraht-basierte Transistoren und Schaltungen ab, die eine inhärente Multifunktionalität auf Baulementebene aufweisen und eine fein granulare reprogrammierbare Elektronik ermöglichen. Anders als in feldprogrammierbaren Gate-Arrays (FPGAs), bei denen statisch definierte funktionale Blöcke flexibel miteinander verbunden werden, verfolgt Repronano eine Umkonfiguration auf Bauelementebene. Dieses Konzept verspricht den Entwurf neuartiger Schaltungen und Systeme, in denen die Anzahl an Transistoren und die Laufzeiten signifikant (im Vergleich zu CMOS) reduziert werden. Das Potential rekonfigurierbarer Schaltungen wurde bereits in XOR-basierten Gattern, Multi-Eingangs-Gattern und als Anwendung in der Hardware-Sicherheit nachgewiesen. Der rekonfigurierbare Feldeffekttransistor (RFET) ist das Kernelement dieser Entwicklungen. Er ermöglicht die flexible Umprogrammierung zwischen p- und n-FET-Charakteristik mittels eines Spannunssignals.Komplementäre Schaltungen mit niedrigem Leistungsverbrauch können durch baugleiche RFETs ohne Dotierung hergestellt werden.Im Vorhaben Repronano sollen RFETs auf Basis von silicon-on-insulator (SOI) Substraten hergestellt werden. In der vorausgehenden Förderphase von Repronano wurden die wesentlichen Voraussetzungen für eine Realisierung von rekonfigurierbaren Schaltungen erreicht. Darunter zählen die Symmetrie der IV-Kennlinien, die Untersuchung des Skalier- und Performance-Verhaltens und die Realisierung grundlegender logischer Schaltungskonfigurationen. Insbesondere erlaubt die Symmetrieeinstellung mittels elastischer Verspannung, die bis zur Einreichung dieses Vorhabens nur durch unsere Gruppe nachgewiesen worden ist, eine Skalierung des RFETs. Im beantragten Vorhaben sollen SOI-basierte RFETs und Schaltungen hergestellt und eingehend charakterisiert werden. Über den bisherigen Doppelt-Gate Ansatz hinaus sollen erstmals RFETs mit mehreren unabhängigen Gates (MIG-RFETs) demonstriert werden. Um die Einsatzspannungen zu reduzieren und eine Skalierung zu ermöglichen, sollen high-k / metal gate stacks in drahtumschließenden Geometrien implementiert werden. Durch die Realisierung parallel integrierter Nanodrähte mit geringen Eingangswiderständen und Kapazitäten, sollen erhöhte An-Ströme erzielt werden. 3D-Bauelement- und Prozess-Simulationen sollen zur Verifizierung und Prognose von Bauelementcharakteristiken eingesetzt werden. Darüber hinaus sollen diese zusammen mit elektrischen Messungen zur Erstellung von Tabellenmodellen für SPICE-Simulationen benutzt werden. Bauelement-Einheitszellen sowie logische Schaltungen sollen entwickelt, simuliert und realisiert werden. Das Potential rekonfigurierbarer Schaltungen soll anhand von Studien über Laufzeiten, Flächen- und Leistungsverbrauch evaluiert werden und mit CMOS verglichen werden.

• DFG-Verfahren: Sachbeihilfen