Technische Universität München
Fakultät für Elektrotechnik und Informationstechnik
Lehrstuhl für Entwurfsautomatisierung
Adresse
Arcisstraße 21
80333 München
Deutschland
GERiT
Diese Institution in GERiT
80333 München
Projekte
Sachbeihilfen
laufende Projekte
Bandbreitenmaximierung und Zuweisung für Wavelength-Routed Optical Networks-on-Chip (WRONoC)
(Antragsteller
Tseng, Tsun-Ming
)
Design und Integration des Testmoduls für die mikrofluidische Large-Scale Integration (mLSI)
(Antragsteller
Tseng, Tsun-Ming
)
Design-Verschleierung mit sequenziellem Timing gegen Reverse-Engineering
(Antragsteller
Li, Bing
;
Schlichtmann, Ulf
;
Sigl, Georg
)
Effiziente und präzise Timing-Analyse integrierter Schaltungen mit Methoden des maschinellen Lernens
(Antragsteller
Schlichtmann, Ulf
)
Erforschung effizienter und robuster optischer Beschleuniger für neuronale Netze
(Antragsteller
Schlichtmann, Ulf
)
Layoutentwurf für mikrofluidische Hochintegration mittels Partitionierung und Floorplanning
(Antragsteller
Tseng, Tsun-Ming
)
Verbesserung der Zuverlässigkeit und Robustheit von RRAM-basiertem neuromorphen Computing
(Antragstellerinnen / Antragsteller
Schlichtmann, Ulf
;
Zhang, Li
)
abgeschlossene Projekte
Analytische Plazierverfahren mit erweiterter Funktionalität
(Antragsteller
Antreich, Kurt J.
)
Anwendung einer generativen Grammatik zur automatischen Architekturexploration von digitalen System-on-Chip (SoC) Plattformen
(Antragsteller
Schlichtmann, Ulf
)
Automatisierte Verfahren zur Optimierung analoger integrierter Schaltungen im Hinblick auf Alterung
(Antragsteller
Gräb, Helmut
)
FPGA-Synthese für sequentielle Schaltungen mittels kombinatorischer und sequentieller Logiksyntheseverfahren
(Antragsteller
Antreich, Kurt J.
)
Integration von Topologiesynthese und Layoutentwurf für Wavelength-Routed Optische Networks-on-Chip (WRONoC) -- Entwurfsautomatisierung mit Layoutvorlagen
(Antragsteller
Schlichtmann, Ulf
)
Verifikation und Synthese struktureller Eigenschaften von Analog-/Mixed-Signal-Schaltungen mittels Constraintprogrammierung am Beispiel von ESD- und Level-Shifting-Netzwerken
(Antragsteller
Gräb, Helmut
)
Schwerpunktprogramme
abgeschlossene Projekte
Abstraktion von Bauteileigenschaften für einen fehlerresistenten Entwurf auf Systemebene: Ein durchgängiger Ansatz
(Antragsteller
Schlichtmann, Ulf
)
Simulationsbasierter Testentwurf für gemischt analog-digitale Systeme
(Antragsteller
Antreich, Kurt J.
)
Transregios
abgeschlossene Projekte
Generierung verteilter Monitorsysteme und Laufzeitverifikation von invasiven Anwendungen
(Teilprojektleiterinnen / Teilprojektleiter
Müller-Gritschneder, Daniel
;
Schlichtmann, Ulf
;
Schmitt-Landsiedel, Doris
)
